System Verilog DPI Co-Simulation (1)

首次把玩 System Verilog 這個東西時，就想找機會整理這東東。

因為搭配著 DPI/VPI ，更可使用 C/CPP 來操作整個 Verilog Simulation Model，建立 Database。

以下用小編範例 Step by Step 說明 ...

本節目標： 利用 C Model  傳遞資料 ( Pass Data ) 操作 Verilog 。

C 語言不定參數

不定參數顧名思義，傳入函式的參數是不固定的。
arguement 可多可少，且還可以不同型態，以下為一使用範例

C 語言函式庫

C/CPP 靜態函式庫 and 動態函式庫

在撰寫 C/CPP 時，可先將所需要的 function 程式，建立物件產生函式庫，主程式 Compiler 時可供連結。

動態函式庫(Share Lib) : 程式開始執行時才載入，以「lib」開頭程式庫 ，名稱末端再加上「.so」或「.a」。
靜態函式庫(Static Lib)   : 函式庫中的元件會連結到我們的執行檔中，執行程式時，不需要再函式庫的配合。

以小編目前執行的 Project 為例，

(1) 常用 function 建立靜態函式庫。
(2) 建立動態函式庫，DPI 連結 test_main.o / libstim.a  ( System 可使用參考之 Share Library)