RP Life Note
關於我自己
RP
檢視我的完整簡介
2014年7月3日 星期四
System Verilog DPI Co-Simulation (1)
首次把玩 System Verilog 這個東西時,就想找機會整理這東東。
因為搭配著 DPI/VPI ,更可使用 C/CPP 來操作整個 Verilog Simulation Model,建立 Database。
以下用小編範例 Step by Step 說明 ...
本節目標:
利用 C Model 傳遞資料 ( Pass Data ) 操作 Verilog 。
閱讀更多 »
2014年7月1日 星期二
C 語言不定參數
不定參數顧名思義,傳入函式的參數是不固定的。
arguement 可多可少,且還可以不同型態,以下為一使用範例
閱讀更多 »
較新的文章
較舊的文章
首頁
訂閱:
文章 (Atom)